49 noticias
LUNZ HEX-16 es una arquitectura de procesador experimental diseñada para explorar el equilibrio entre el rendimiento multicore, la eficiencia energética y el coste de implementación. El proyecto investiga si una red de interconexión hexagonal puede ofrecer una relación favorable entre rendimiento po
openTPU es un acelerador de inteligencia artificial de código abierto que integra el diseño de hardware, la simulación y el compilador en un único repositorio. Su objetivo es permitir que agentes de IA diseñen y ejecuten su propia inferencia en hardware, utilizando una tarjeta FPGA Xilinx Kintex-7 (
FunnyPlaying, una empresa china especializada en kits de actualización para Game Boy y GBA, ha anunciado el lanzamiento del FPGB Mini, un portátil de mano que permite jugar a cartuchos originales de Nintendo y ROMs. A diferencia de su competidor directo, el Analogue Pocket, el FPGB Mini está limitad
El proyecto zSST ofrece una implementación en SystemVerilog de la tarjeta gráfica 3dfx Voodoo Graphics (SST-1), permitiendo recrear la experiencia de videojuegos de finales de los años 90 en hardware moderno. Esta solución se integra con la CPU z486 y la placa Xilinx KV260 para formar el sistema z48
Una tarjeta receptora pensada originalmente para alimentar paneles LED modulares se ha convertido, casi por accidente, en una de las placas de desarrollo con FPGA más baratas del mercado. Se trata de la Colorlight 5A-75B, un componente genérico de displays LED que integra una FPGA Lattice ECP5 (mode
Fomu es una pequeña placa de desarrollo basada en una FPGA que cabe dentro de un puerto USB tipo A. Incorpora un chip Lattice ICE40UP5K con 5.280 LUTs, 128 kB de RAM y 2 MB de flash, además de cuatro botones capacitivos en pads de cobre y un LED RGB controlable por el usuario. Su carcasa de plástico
La startup estadounidense Tornyol, respaldada por Y Combinator y fundada por los ingenieros Alex Toussaint y Clovis Piedallu, demostró el 14 de julio el primer derribo aéreo de su microdron autónomo de 40 gramos, aunque el objetivo alcanzado fue una polilla y no un mosquito, el blanco final del proy
En una entrada publicada el 22 de agosto de 2026 en su blog personal, el desarrollador conocido como JP relata su experiencia al retomar, tras siete años guardada, la placa de desarrollo Terasic DE0-Nano-SOC, un kit lanzado hacia 2015 que combina un SoC Altera Cyclone-V con FPGA (40 000 elementos ló
Un aficionado ha construido un ordenador casero basado en el procesador Motorola 68000 que, contra toda expectativa, incorpora un bus PCI totalmente operativo. El proyecto, obra del maker conocido como maniek86, está ensamblado sobre placa de pruebas y cableado punto a punto, sin PCB personalizada,
Commodore, la legendaria marca de ordenadores domésticos fundada en 1976 por Jack Tramiel e Irving Gould, ha pasado por media docena de propietarios tras su quiebra en los años noventa. La compañía alemana ESCOM adquirió los activos en 1995, pero quebró al año siguiente y vendió todo a Gateway, salv
Investigadores presentaron en LinuxCon Japan un proyecto para resucitar la arquitectura SuperH de Hitachi como núcleo de hardware libre y ejecutable sobre Linux. Jeff Dionne, Rob Landley y Shumpei Kawasaki mostraron J2, una reimplementación limpia del SH2 descrita en VHDL, capaz de sintetizarse en F
ao486 es un núcleo de procesador escrito en Verilog que reproduce las características de un Intel 486 SX y se acompaña de un SoC completo capaz de arrancar Linux 3.13 y Windows 95. El modelado y las pruebas se basaron en la implementación x86 del emulador Bochs, y el SoC integra el procesador junto
TinyNES es una consola de nicho que combina chips originales de la NES y la Famicom con un diseño moderno y de código abierto. El dispositivo reutiliza la CPU y la PPU (procesador gráfico) de la NES original, ambos en zócalos intercambiables, y puede pedirse con chips genuinos o con procesadores clo
Un equipo de autores presenta en Zenodo la versión 8.0 de un preprint titulado "Persistent State Machines: Complete Mathematical Proofs and Vivado Implementation Synthesis", que introduce un marco discreto formal para modelar los operadores de atención de los modelos de lenguaje de gran tamaño (LLMs
SCI Semiconductor ha obtenido el primer lote de chips ICENI, la primera implementación en silicio de la arquitectura CHERIoT, diseñada para llevar la seguridad de memoria por hardware a sistemas embebidos con compartimentación agresiva. Hasta ahora, el trabajo sobre CHERIoT se realizaba únicamente c
El experto en FPGA y sistemas embebidos Adam Taylor ha recreado en una FPGA el ordenador central de datos aerodinámicos (CADC) del F-14 Tomcat de la Armada de EE. UU. y lo ha integrado en una maqueta a escala del caza impresa en 3D. El CADC, célebre por controlar el sistema de alas de geometría vari
Un grupo de ingenieros ha logrado ejecutar el juego DOOM (versión shareware doom1.wad, de 14 MB) en una CPU RISC-V diseñada desde cero a nivel de puertas lógicas y desplegada sobre una FPGA. El hito se hizo viral y supone un salto desde los programas sencillos que el equipo había ejecutado antes, co
Un equipo de la Universidad de California en Santa Bárbara y Stanford ha presentado el computador probabilístico más grande creado hasta la fecha, equipado con un millón de "bits probabilísticos" o "p-bits", distribuidos en 18 chips FPGA reprogramables. El diseño, descrito el 24 de junio en el servi
Quantum-Mesh-QEC v2 es una infraestructura de código abierto orientada a la corrección de errores cuánticos (QEC) en tiempo real y a la estabilización topológica autónoma de redes de qubits superconductores. El proyecto ataca un problema conocido como "muro de latencia de decodificación": al aumenta
RISCBoy es un proyecto de hardware abierto que reproduce, desde la base, una consola de juegos portátil al estilo de la Game Boy Advance, pero con la arquitectura RISC-V como núcleo. El diseño incluye una CPU compatible con el conjunto de instrucciones RV32IMC, un pipeline de gráficos raster y un co
QuadRF es un array en fase (phased array) portátil basado en una Raspberry Pi 5 y una placa FPGA con temporización de picosegundos, capaz de ejecutar beamforming y procesamiento avanzado de señal en la banda de 4,9 a 6 GHz. El sistema, desarrollado por ScaleRF y probado por el autor con un prototipo
Epilogue, una empresa con sede en Rumanía, ha presentado el SN Operator, un accesorio que permite ejecutar cartuchos originales de Super Nintendo Entertainment System (SNES) y Super Famicom en un ordenador mediante emulación. El dispositivo, sucesor del GB Operator lanzado a principios de 2026 para
El creador de contenido bitluni ha presentado, en su canal de YouTube, un vídeo dedicado al diseño hardware de un clúster de procesado basado en el conjunto de instrucciones RISC-V al que denomina 'ultracluster'. El proyecto, que el autor define como su 'némesis', le ha consumido medio año de trabaj
El repositorio "Until_Heat_Death_Do_Us_Part", publicado en GitHub por Essenceia, presenta un ASIC diseñado como un proyecto de silicio de código abierto (Tiny Tapeout) cuyo propósito es incrementar un contador interno cada 20 nanosegundos, un ritmo lo bastante rápido como para, en teoría, seguir con
El desarrollador Wenting Zhang, del canal Wenting Channel, presenta en un vídeo de algo más de diez minutos el primer emulador de Game Boy construido sobre el M5Stack PaperS3, un kit de desarrollo basado en el microcontrolador ESP32-S3 con pantalla E Ink táctil de 4,7 pulgadas y resolución 960×540.
Investigadores han construido un computador probabilístico programable con un millón de p-bits, al conectar varias FPGAs en una única máquina de Ising que supera la capacidad de un solo chip. El sistema ejecuta muestreo de Gibbs a más de un billón de flips por segundo y mantiene todos los pesos de a
La Videx VideoTerm, lanzada en 1980 y fabricada en Corvallis (Oregón), fue la tarjeta de 80 columnas que convirtió al Apple II en una máquina apta para el trabajo empresarial. Hasta que Apple integró soporte nativo de 80 columnas en el IIe en 1983, dominó el mercado por su compatibilidad con Apple P
Cuando Intel diseñó el 80386 incorporó un mecanismo para ocultar la latencia de memoria llamado Early Start: en el último ciclo de cada instrucción la CPU ya inicia el cálculo de dirección, la relocalización de segmento y el ciclo de bus de la siguiente. Intel estimaba su aporte en torno al 9 % del
El proyecto QuadRF pone al alcance de desarrolladores e investigadores un receptor de radio definido por software (SDR) de cuatro canales con coherencia de fase, una pieza de hardware históricamente difícil de conseguir fuera de entornos profesionales. Su principio de funcionamiento es sencillo: med
La startup Modos Tech ha abierto una campaña de crowdfunding en Crowd Supply para financiar el Modos Flow, un monitor e-paper a color de 13,3 pulgadas con resolución nativa de 3.200 x 2.400, entrada táctil y una frecuencia de actualización de 60 Hz. El dispositivo se conecta al ordenador mediante un
La generación de reloj para dispositivos es un aspecto crucial en el diseño de interfaces digitales de alta velocidad, como las que emplean memorias DDR, eMMC, NAND flash o controladores SDIO. Este artículo técnico, escrito por el desarrollador de hardware ZipCPU, explica los principios y desafíos d
Las redes neuronales Kolmogorov-Arnold (KAN) combinan de forma natural con las tablas de consulta (LUT) de las FPGA, los dispositivos de lógica digital reconfigurable que ejecutan redes neuronales directamente como circuitos, no como instrucciones secuenciales. Este artículo explica, de forma didáct
La startup Zettascale, respaldada por Y Combinator, ha abierto una convocatoria para un ingeniero fundador especializado en FPGA, RTL y ASIC. La empresa, con sede en San Francisco, desarrolla los chips XPU, procesadores de inteligencia artificial que, según afirma, podrían soportar desde AGI hasta A
El Service Processor (SP) de Oxide es un microcontrolador encargado de gestionar funciones esenciales en sus racks para centros de datos, como el control térmico, la red de administración y la supervisión del hardware. Su importancia radica en que permite operar y diagnosticar el rack de forma remot
AMD ha implementado un cambio en la licencia de su herramienta de diseño de FPGAs, Vivado, que ha generado controversia entre los usuarios de Linux. A partir de la versión 2026.1, la edición gratuita (Basic) será exclusiva para Windows, mientras que el soporte para Linux se restringirá a la capa de
Un equipo internacional, liderado por la Universidad de Washington en St. Louis y la Universidad de Ciencia e Ingeniería de Bangalore (IISc), ha desarrollado una computadora neuromórfica capaz de resolver problemas de optimización complejos mediante una arquitectura inspirada en el cerebro y la físi
Una tecnología de sincronización llamada White Rabbit está ofreciendo una precisión sin precedentes, alcanzando niveles de picosegundos (trillonésimas de segundo), para sistemas distribuidos a gran escala. Desarrollada como una solución de código abierto (hardware, firmware y software), White Rabbit
Un equipo de desarrolladores liderado por Nand ha logrado que la recreación en FPGA de la CPU Intel 80386, conocida como z386, alcance un estado funcional. Este proyecto, parte de una serie de reconstrucciones de hardware abierto, permite ejecutar software real de DOS, incluyendo programas en modo p
EMiX es un framework de emulación escalable que permite superar los límites de una sola FPGA para validar diseños de chips multi-core antes de su fabricación. La emulación a nivel de FPGA es un paso crucial en el desarrollo de nuevos procesadores, ya que permite probar el hardware y software en cond
Un desarrollador independiente ha implementado una calculadora científica completamente funcional en hardware utilizando una FPGA Altera Cyclone II, creando desde cero un procesador personalizado, firmware de microcódigo y herramientas de desarrollo. El proyecto, disponible en GitHub bajo licencia C
Un ingeniero, bajo el alias de AlexElectronics, ha logrado recrear la Apple Lisa, una computadora histórica de finales de los años 80, utilizando un FPGA (Field-Programmable Gate Array). El proyecto, que ha requerido ocho meses de trabajo, permite ejecutar la Lisa con modernizaciones significativas,
El Universal Constraint Engine (UCE) representa un enfoque radicalmente nuevo para el diseño de arquitecturas computacionales, especialmente en el campo de la neuromorfología. Tradicionalmente, las redes neuronales artificiales se construyen y entrenan mediante algoritmos complejos como el descenso
Un equipo de ingenieros ha logrado restaurar y poner en funcionamiento la computadora de guía de la misión Apolo (Apollo Guidance Computer - AGC), revelando detalles cruciales sobre la tecnología utilizada en los alunizajes. El proyecto, documentado en un canal de YouTube y un video del Wall Street
QuadRF ha anunciado el lanzamiento de una nueva loseta de Radio Definida por Software (SDR) diseñada para aplicaciones inalámbricas avanzadas. El dispositivo, que opera en la banda C (4,9–6,0 GHz) con capacidad full duplex, permite la formación de haces y es adaptable tanto para uso independiente co
Un equipo de desarrolladores ha presentado Aegis, un proyecto de FPGA (Field-Programmable Gate Array) completamente de código abierto, desde el diseño del silicio hasta las herramientas de desarrollo. A diferencia de otros proyectos open-source que se basan en arquitecturas propietarias o herramient
El BIO (Basic I/O) es un coprocesador de E/S diseñado para el Baochip-1x, un SoC de 22nm de código abierto. Su propósito principal es liberar a los núcleos de la CPU de tareas de E/S, que pueden generar tiempos de respuesta impredecibles y 'jitter'. Esto se logra dedicando un procesador especializad
Este artículo de systemverilog.io explica el proceso de inicialización, calibración y entrenamiento de la memoria DDR4 SDRAM, un componente crucial en sistemas modernos como ASICs, FPGAs y procesadores. La inicialización es una secuencia compleja de pasos que ocurren al encender un dispositivo con u
Un equipo de ingenieros ha desarrollado 'Talos', un acelerador de hardware personalizado basado en FPGA diseñado para ejecutar redes neuronales convolucionales (CNN) con una eficiencia extrema. A diferencia de las implementaciones de software tradicionales, Talos elimina la sobrecarga de tiempo de e
Un equipo de ingenieros ha desarrollado un nuevo sistema de alertas de emergencia para túneles desatendidos, utilizando una placa FPGA Red Pitaya para transmitir mensajes de audio a través de una señal de radio AM de 12 canales. El sistema, cuyo código fuente está disponible en GitHub, permite la co
