SCI Semiconductor ha obtenido el primer lote de chips ICENI, la primera implementación en silicio de la arquitectura CHERIoT, diseñada para llevar la seguridad de memoria por hardware a sistemas embebidos con compartimentación agresiva. Hasta ahora, el trabajo sobre CHERIoT se realizaba únicamente con simuladores software y plataformas FPGA, como el modelo ejecutable derivado de la especificación ISA formal, el simulador MPact de Google, el destino FPGA CHERIoT SAFE de Microsoft para la placa Arty A7 y la placa Sonata de lowRISC.
Cada chip ICENI integra el núcleo CHERIoT Ibex, capaz de funcionar a hasta 250 MHz, e incorpora extensiones que aceleran la seguridad temporal, mejoran el determinismo de las interrupciones y aportan las propiedades nucleares de CHERI: seguridad espacial de memoria, imposibilidad de inyección de punteros y protección determinista contra vulnerabilidades de uso tras liberación. El conjunto de instrucciones y la pila de software están codesarrollados para mantener una base informática de confianza mínima.
Las aplicaciones previamente validadas en CHERIoT SAFE o en Sonata deberían portarse sin dificultades a ICENI para producción, y el código probado en los simuladores software funcionará directamente. La compañía mostrará los chips en Embedded World (puesto 4A-131) la próxima semana y en la conferencia CHERI Blossoms semanas después, además de exhibir una unidad en la exposición del 15º aniversario de CHERI en el Cambridge Computer Laboratory.