hardware · 24 menciones
High Bandwidth Flash (HBF) es una propuesta que combina la memoria flash de las SSD con un empaquetado similar al de HBM (High Bandwidth Memory), apilando cubos de flash junto al chip de cómputo. Su objetivo es ofrecer mucha más capacidad que HBM manteniendo un ancho de banda aceptable. En la jornad
PINE64, uno de los fabricantes más reconocibles del hardware de código abierto basado en Linux, ha confirmado que la producción de sus dispositivos Linux se encuentra prácticamente paralizada por tiempo indefinido. La decisión, comunicada a través del canal de noticias de la compañía en Telegram y r
Este artículo técnico sigue paso a paso el viaje que realiza una instrucción de carga global (LDG.E) generada por un kernel CUDA de suma vectorial en una GPU NVIDIA RTX 4090, desde que se ejecuta en un warp hasta que llega —si llega— a la DRAM. El recorrido comienza cuando el planificador de una sub
Los precios de la memoria RAM han registrado un aumento interanual cercano al 500% en los kits DDR5 de alta capacidad, según datos recopilados por PCPartPicker para agosto de 2026. Un conjunto de 128 GB DDR5 cuesta actualmente 3.399 dólares, diez veces más que el mínimo histórico observado por Tom’s
Samsung, SK hynix y Micron han asignado por completo su capacidad de producción de DRAM y HBM prevista para 2027, según fuentes del sector recogidas por DigiTimes. La demanda de memoria vinculada a los grandes despliegues de inteligencia artificial ha provocado que la oferta del próximo año quede ya
Apple ultima el lanzamiento de su primer iPhone plegable, conocido provisionalmente como iPhone Ultra, previsto para septiembre de 2026 tras siete años de espera frente a un mercado dominado por Samsung. El dispositivo contaría con una pantalla exterior de 5,5 pulgadas y una interior de 7,8 pulgadas
Apple atraviesa un cuello de botella en la fabricación de los iPhone 18 que afecta, sobre todo, a los modelos Pro, al iPhone Fold/Ultra y al Air 2 previstos para este año, mientras que los modelos básicos se aplazarán hasta 2027. Según la filtración del periodista Tim Culpan, especialista en semicon
La memoria de burbuja es un tipo de memoria informática no volátil que almacena un bit de información en cada una de las pequeñas zonas magnetizadas, llamadas burbujas o dominios, que se forman en una fina lámina de material magnético. Estas burbujas se desplazan por pistas paralelas bajo la acción
MuyComputer cierra la semana con un recopilatorio de sus contenidos más relevantes, encabezados por una explicación sobre qué es un SoC y por qué resulta clave en la industria de los semiconductores, al integrarse en teléfonos, relojes inteligentes, coches y ordenadores. En el apartado de videojuego
En septiembre de 1995, John R. Mashey, entonces en Silicon Graphics, publicó en los grupos de noticias comp.arch y comp.lang.c un análisis detallado sobre los plazos en los que la industria podría necesitar procesadores de 128 bits. Partiendo de la observación de que la densidad de la memoria DRAM s
Un equipo de investigadores presenta un estudio que unifica la caracterización experimental y el modelado a nivel de dispositivo de los fallos de lectura en memorias DRAM, conocidos como RowHammer y RowPress. Estos fenómenos provocan cambios de bits no intencionados en celdas de memoria cercanas al
Samsung está ampliando su planta de Hwaseong (Corea del Sur) para incrementar un 15% la producción de DRAM estándar antes de finales de 2026, según el medio surcoreano Sedaily. El movimiento busca retener a Apple como cliente ante el riesgo de que la compañía de Cupertino diversifique sus proveedore
La crisis de la DRAM vuelve a golpear al mercado de los componentes. Tras el encarecimiento anunciado por Samsung, Nanya Technology y Winbond Electronics —con subidas del 20% o más en la memoria—, NVIDIA ha comunicado a sus socios (ensambladores como GIGABYTE, ASUS o MSI) que el precio de los packs
La creciente atención hacia los modelos Bonsai de PrismML, basados en cuantización a 1 bit y pesos ternarios, reaviva el debate sobre cómo ejecutar modelos de lenguaje de gran tamaño directamente en dispositivos móviles. Para alcanzar escalas de 27 000 millones de parámetros en un teléfono se necesi
La memoria con ECC (código de corrección de errores) detecta y corrige fallos de bits antes de que lleguen a la CPU. El sistema más extendido es el código de Hamming, que con suficientes bits redundantes corrige errores de un solo bit y detecta los de dos bits en bloques de datos. En DDR4 el bus tra
GoPro emitió el lunes una advertencia de «empresa en funcionamiento» ante la «sustancial duda» sobre su capacidad para continuar sus operaciones. El fabricante de cámaras de acción reportó una caída del 26% en sus ingresos del primer trimestre y prevé incumplir varios covenants de sus préstamos. Sus
La optimización del rendimiento en modelos de aprendizaje profundo a menudo se reduce a una colección de trucos ad-hoc sin fundamento, como instalar versiones específicas de PyTorch o usar operaciones in-place. Sin embargo, para lograr un rendimiento óptimo y sostenible, es crucial entender los prin
La propuesta de Stratum es un sistema de diseño conjunto hardware‑software que busca acelerar la inferencia de modelos de inteligencia artificial del tipo Mixture‑of‑Experts (MoE) mediante el uso de memorias DRAM monoliticas apiladas en 3D organizadas en varios niveles de capacidad y ancho de banda.
Fabricked es un sofisticado ataque de software desarrollado por investigadores de seguridad que compromete AMD SEV-SNP, una tecnología de computación confidencial diseñada para proteger máquinas virtuales en entornos cloud. Este ataque explota una vulnerabilidad en la configuración del Infinity Fabr
Apple ha habilitado una innovadora técnica de inferencia de GPU sin copia en sus chips Silicon, permitiendo que los módulos WebAssembly (Wasm) compartan directamente su memoria lineal con la GPU. Tradicionalmente, la comunicación entre Wasm y la GPU implicaba costosas copias de datos a través de un
Un nuevo motor de base de datos llamado Typhon ha sido desarrollado para abordar las limitaciones que surgen al integrar motores de juego y bases de datos tradicionales. Loïc Baumann, el creador, identificó que los motores de juego (que utilizan la arquitectura Entity-Component-System - ECS) y las b
Un nuevo proyecto de código abierto llamado Tailslayer ha sido lanzado para reducir la latencia de lectura en la memoria RAM, un problema común causado por las pausas en el refresco de la DRAM. Desarrollado por LaurieWired y disponible en GitHub, la biblioteca C++ Tailslayer replica los datos a trav
Investigadores han descubierto dos nuevos ataques de tipo Rowhammer que permiten a un usuario malicioso obtener control de raíz en máquinas que utilizan tarjetas gráficas de alto rendimiento de Nvidia. Estos ataques explotan la creciente susceptibilidad de la memoria DRAM a los 'bit flips', donde lo
Una nueva especificación, RVA23, está marcando un punto de inflexión en el diseño de CPUs de alto rendimiento, especialmente en la forma en que se escala el rendimiento. RVA23 hace que la extensión vectorial RISC-V (RVV) sea obligatoria, elevando la paralelización estructurada y explícita al mismo n
