10 noticias
Kjartan van Driel y Leander Post detallan el proceso seguido para resolver el puzle de ingeniería inversa de un chip ASIC publicado por Jane Street. El reto parte de dos archivos: un layout en formato GDS y un fichero VCD con un caso de prueba de entrada y salida esperada. El GDS describe polígonos
Una tarjeta receptora pensada originalmente para alimentar paneles LED modulares se ha convertido, casi por accidente, en una de las placas de desarrollo con FPGA más baratas del mercado. Se trata de la Colorlight 5A-75B, un componente genérico de displays LED que integra una FPGA Lattice ECP5 (mode
ao486 es un núcleo de procesador escrito en Verilog que reproduce las características de un Intel 486 SX y se acompaña de un SoC completo capaz de arrancar Linux 3.13 y Windows 95. El modelado y las pruebas se basaron en la implementación x86 del emulador Bochs, y el SoC integra el procesador junto
Jane Street ha publicado un nuevo puzzle técnico en el que invita a la comunidad a realizar ingeniería inversa de un ASIC (circuito integrado de aplicación específica) partiendo únicamente de su archivo GDS, la máscara final que describe cada polígono, capa de metal y transistor del chip, sin etique
RISCBoy es un proyecto de hardware abierto que reproduce, desde la base, una consola de juegos portátil al estilo de la Game Boy Advance, pero con la arquitectura RISC-V como núcleo. El diseño incluye una CPU compatible con el conjunto de instrucciones RV32IMC, un pipeline de gráficos raster y un co
mmo-chip es una herramienta de código abierto diseñada para revertir la ingeniería de circuitos integrados a partir de fotografías del dado (die shots), con un enfoque particular en chips CMOS de matriz de puertas y células estándar (gate array y standard cell). Permite importar y trocear imágenes d
Un usuario ha logrado construir un perceptrón funcional dentro del editor de escenarios de Age of Empires II, el videojuego de estrategia en tiempo real. El proyecto parte de una puerta lógica NAND operativa implementada con los elementos del propio juego, y escala hasta un circuito de entrenamiento
El Generador de CRC es una herramienta de línea de comandos diseñada para automatizar la creación de código de hardware para algoritmos de detección de errores CRC (Cyclic Redundancy Check). Su importancia radica en agilizar el desarrollo de sistemas digitales, permitiendo a ingenieros de hardware y
El diseño de hardware está experimentando una revolución impulsada por la inteligencia artificial, específicamente por los modelos de lenguaje grandes (LLMs). Sin embargo, generar directamente código RTL (Register-Transfer Level), el lenguaje de bajo nivel para describir circuitos digitales, con LLM
Un desarrollador independiente ha implementado una calculadora científica completamente funcional en hardware utilizando una FPGA Altera Cyclone II, creando desde cero un procesador personalizado, firmware de microcódigo y herramientas de desarrollo. El proyecto, disponible en GitHub bajo licencia C
