software · 8 menciones
Este proyecto presenta una CPU RISC-V de 5 etapas (RV32IM) diseñada y verificada de forma autónoma por un agente de IA local, logrando ejecutar el juego DOOM con precisión de ciclo y arrancar el sistema operativo FreeRTOS. El diseño, compuesto por aproximadamente 2.700 líneas de SystemVerilog, se im
Janestreet ha publicado los resultados del reto de ingeniería inversa de un chip ASIC publicado en agosto, que solicitaba a la comunidad identificar la función de un circuito a partir de su layout físico GDS. El desafío, que recibió aproximadamente 400 soluciones de más de 30 países, involucraba la
XLS (Accelerated HW Synthesis) es una herramienta de síntesis de alto nivel que genera diseños sintetizables en Verilog y SystemVerilog a partir de descripciones funcionales flexibles. Desarrollado por Google, este SDK está diseñado para la era del fin de la Ley de Moore, facilitando la colaboración
Una tarjeta receptora pensada originalmente para alimentar paneles LED modulares se ha convertido, casi por accidente, en una de las placas de desarrollo con FPGA más baratas del mercado. Se trata de la Colorlight 5A-75B, un componente genérico de displays LED que integra una FPGA Lattice ECP5 (mode
Fomu es una pequeña placa de desarrollo basada en una FPGA que cabe dentro de un puerto USB tipo A. Incorpora un chip Lattice ICE40UP5K con 5.280 LUTs, 128 kB de RAM y 2 MB de flash, además de cuatro botones capacitivos en pads de cobre y un LED RGB controlable por el usuario. Su carcasa de plástico
RisingEdge.pro es una plataforma educativa en línea pensada para enseñar diseño hardware de forma interactiva. Permite escribir código real en VHDL o SystemVerilog dentro de un editor con retroalimentación sintáctica inmediata y ejecutarlo sobre un toolchain EDA real: GHDL e Icarus Verilog para la s
RISCBoy es un proyecto de hardware abierto que reproduce, desde la base, una consola de juegos portátil al estilo de la Game Boy Advance, pero con la arquitectura RISC-V como núcleo. El diseño incluye una CPU compatible con el conjunto de instrucciones RV32IMC, un pipeline de gráficos raster y un co
Un equipo de desarrolladores ha presentado Aegis, un proyecto de FPGA (Field-Programmable Gate Array) completamente de código abierto, desde el diseño del silicio hasta las herramientas de desarrollo. A diferencia de otros proyectos open-source que se basan en arquitecturas propietarias o herramient