El centro belga de investigación microelectrónica Imec ha presentado una hoja de ruta actualizada para la fabricación de chips de gama alta que se extiende hasta 2041, elaborada junto a ASML, TSMC, Intel y Samsung. El documento confirma que los transistores CFET (transistores de efecto campo complementarios) relevarán a los actuales GAA-FET a partir de 2033, dando más margen a la industria que la estimación de IBM. Los CFET apilan en vertical los pares PMOS y NMOS, lo que duplica el espacio efectivo en anchura.
Imec prevé cuatro saltos de nodo completo durante la década de 2030: A10 como último proceso GAA-FET, seguido de A7, A5 y A3, en los que la altura de celda caerá de 98 nm a 50 nm. A diferencia de IBM, Imec opta por una transición gradual con pares monolíticos litografiados en el mismo wafer. Para 2041, en el nodo A2, se estudian materiales bidimensionales como el grafeno. Los nombres Ångström (A7, A5, A3) ya no guardan relación con dimensiones reales y sustituyen a las antiguas denominaciones en nanómetros (0,7 nm, 1 nm).