IBM ha presentado una nueva arquitectura de chip, denominada NanoStack, que, según la compañía, equivale a un tamaño de transistor de aproximadamente 0,7 nanómetros (nm), por debajo del estándar industrial actual, situado en torno a los 2 nm. Se trata de la primera tecnología de chip conocida por debajo de 1 nm, aunque la compañía advierte de que pasarán varios años antes de que pueda llegar a producción. En pruebas internas, el prototipo ofreció un rendimiento un 50 % superior al de su chip de 2 nm y un 70 % más de eficiencia energética.
La clave del avance está en el apilamiento vertical de capas de transistores en tres dimensiones, en lugar de seguir colocándolos en horizontal sobre la superficie de silicio. Jay Gambetta, director de IBM Research, calificó la propuesta como un «momento histórico» para el futuro de los chips.
El aumento de la densidad de transistores resulta decisivo para alimentar la creciente demanda de cómputo asociada a la inteligencia artificial generativa y a los centros de datos. Sin embargo, los diseños 3D afrontan retos térmicos y problemas de fuga de corriente cuando las capas son demasiado finas, lo que puede impedir que los transistores se apaguen correctamente.
Alan Woodward, profesor de la Universidad de Surrey, comparó la arquitectura de IBM con un rascacielos de cien plantas frente a los edificios de 30 o 50 plantas de rivales como Samsung e Intel, y la calificó como «la apuesta más ambiciosa» del sector.