IBM anunció el 25 de junio de 2026, desde sus laboratorios en Yorktown Heights (Nueva York), la primera tecnología de chips por debajo de 1 nanómetro de la industria, basada en una arquitectura de transistores de 0,7 nm, también llamados 7 ángstroms. El nuevo diseño, bautizado como "nanostack", permite apilar verticalmente transistores de tipo nanosheet en tres dimensiones mediante integración secuencial 3D, lo que multiplica la cantidad de transistores por superficie.
El chip desarrollado por IBM integra cerca de 100.000 millones de transistores en un tamaño equivalente al de una uña, casi el doble de densidad que el chip de 2 nm presentado por la propia compañía en 2021. Según las proyecciones de la empresa, la nueva tecnología ofrecería hasta un 50% más de rendimiento o un 70% más de eficiencia energética respecto a la generación anterior. En el terreno de la memoria, la arquitectura logra un escalado del 40% en celdas SRAM, según resultados presentados en el simposio VLSI 2026.
La arquitectura nanostack fue validada experimentalmente mediante unión dieléctrica ultradelgada en integración CMOS y demostración de operación funcional de inversores CMOS. IBM señaló que la tecnología podría llegar a producción en un plazo de cinco años. El desarrollo se realiza en sus instalaciones de Albany (Nueva York), donde se incorporará próximamente una herramienta de litografía EUV de alta apertura numérica (High NA EUV) de ASML, clave para imprimir circuitos a esa escala. En el proyecto colaboran Lam Research, Tokyo Electron y SCREEN Semiconductor Solutions. Jay Gambetta, director de IBM Research, calificó el avance como el inicio de una nueva era en la que la miniaturización se acerca a la escala de los átomos.