La arquitectura de conjunto de instrucciones RISC-V ha desarrollado un ecosistema completo de extensiones para soportar operaciones de punto flotante. El ISA base (RV32I o RV64I) no define instrucciones de punto flotante, por lo que RISC-V proporciona extensiones específicas. La extensión F ofrece soporte para precisión simple (binary32), la extensión D para doble precisión (binary64), y la extensión Q para precisión cuádruple (binary128). Las extensiones Zfh y Zfhmin añaden soporte para media precisión (binary16). RISC-V implementa un archivo de registros dedicado (FRF) separado del registro de propósito general, lo que proporciona flexibilidad aunque incrementa el costo hardware. Como alternativa, la familia Zfinx permite implementar operaciones de punto flotante usando el registro de propósito general, optimizando área. Todas las extensiones se basan en el estándar IEEE 754 (revisión 2008), el más adoptado en la industria. La extensión vectorial RVV 1.0 incluye variantes vectoriales de todas las instrucciones escalares y operaciones específicas como instrucciones de reducción y multiplicación-aditiva sustractiva (FMA).
Extensiones F, D y Q: el soporte de punto flotante en RISC-V
