El whitepaper de 45 páginas con el que NVIDIA presentó su nuevo procesador para servidores Vera ha generado un intenso debate técnico en la industria. El chip, el primer servidor CPU de la compañía basado en su núcleo propietario Olympus, ofrece especificaciones llamativas: 88 núcleos monolíticos, predicción de valores, un prefetcher basado en grafos, 2 MB de L2 privado por núcleo, 164 MB de caché de último nivel compartida y ocho interfaces de memoria LPDDR5X que prometen 1,2 TB/s de ancho de banda. Sin embargo, según el análisis publicado por Chips and Cheese, el documento técnico mezcla esas características legítimamente innovadoras con argumentos de marketing endebles que buscan construir una narrativa artificial frente a x86.
El núcleo Olympus es, por sí mismo, una pieza formidable. Se trata de un núcleo Arm v9.2 fuera de orden con un front end capaz de decodificar diez instrucciones por ciclo y gestionar hasta dos saltos tomados por ciclo. Integra predicción neuronal de saltos, predicción de valores —similar a la que Apple emplea en sus núcleos y que AMD exploró de forma limitada en Zen 1 y Zen 2—, renombrado de memoria, una ventana de instrucciones amplia, seis pipes SVE de 128 bits, cuatro pipes de carga y dos de almacenamiento. Cada núcleo dispone de 96 KB de caché L1 de datos y aproximadamente 10 ciclos de latencia hacia una L2 privada de 2 MB. Los 88 núcleos se conectan mediante un fabric de coherencia de 3,4 TB/s y una caché distribuida a nivel de sistema de 164 MB.
Los primeros resultados independientes refuerzan esta impresión. En mayo, Michael Larabel, de Phoronix, ejecutó un sistema Vera temprano frente a servidores Arm y x86 actuales. En el conjunto de pruebas permitido por NVIDIA, la media geométrica de Vera quedó un 10% por encima de un EPYC 9575F a 5 GHz, 1,55 veces por encima de un Xeon 6980P y 1,63 veces por encima de Grace, lo que convierte a Vera en el CPU Arm para servidores más potente visto en pruebas públicas hasta la fecha. Aunque existen caveats importantes —NVIDIA eligió el alcance de las cargas de trabajo, no permitió monitorizar frecuencia ni consumo, el sistema era de preproducción y la ventana de pruebas fue de un solo día—, el resultado es lo suficientemente sólido como para descartar que las cifras del whitepaper sean pura fantasía.
El problema, según Chips and Cheese, está en el envoltorio argumentativo. En la Figura 5, el whitepaper contrasta la SMT tradicional de x86 con el Spatial Multithreading de NVIDIA. La representación muestra las etapas del pipeline alternando entre dos hilos, sugiriendo que x86 practica una especie de time-sharing oportunista. Esa imagen resulta engañosa. Las implementaciones reales de SMT comparten etapas mediante selección por ciclo o de forma agnóstica al hilo, sin dejar recursos inutilizados cuando ambos hilos pueden alimentarse. Una partición estática como la que NVIDIA describe podría incluso perjudicar el rendimiento cuando un hilo está bloqueado y el otro podría aprovechar unidades de ejecución ociosas.
Tampoco son ideas nuevas las que NVIDIA presenta como diferenciales. El graph prefetcher se asemeja al Data-Dependent Prefetcher de Intel, presente en silicio comercial desde al menos 2022, y al Array of Pointers prefetcher de Granite Rapids. Los predictores neuronales de saltos se remontan al perceptrón de AMD en Piledriver (2012) y Zen 1, aunque AMD migró hacia TAGE en Zen 2 precisamente porque ofrecía una reducción del 30% en fallos de predicción. La idea de productor-consumidor para prefetching, por tanto, no es original.
En definitiva, Olympus parece un núcleo genuinamente rápido y Vera un competidor serio en el segmento de servidores Arm, pero el whitepaper se debilita cuando intenta construir una narrativa moral contra x86 sobre bases técnicas cuestionables. La industria aguarda ahora pruebas más amplias e independientes, fuera del laboratorio de NVIDIA, para confirmar si el rendimiento observado se sostiene en cargas de trabajo diversas.