La emulación de aplicaciones x86 en arquitecturas ARM presenta un problema fundamental: la incompatibilidad entre el modelo de coherencia de memoria Total Store Ordering (TSO) de x86 y el modelo de coherencia débil de ARM. Este artículo técnico analiza las implicaciones de esta discrepancia y las soluciones implementadas por el emulador FEX para garantizar la consistencia de memoria sin comprometer el rendimiento.
El modelo TSO de x86 es estricto, asegurando que las escrituras a la memoria sean visibles de forma coherente para todos los procesadores, lo que simplifica la programación. En cambio, ARM utiliza un modelo de coherencia débil que permite optimizaciones de hardware significativas, pero impide que las cargas y guardas de memoria se ordenen estrictamente entre sí. Para emular TSO en ARMv8.0-a, FEX traduce todas las operaciones de memoria de x86 a instrucciones de carga-acquiere y guarda-release de ARM. Sin embargo, estas instrucciones son costosas y limitadas, especialmente en CPUs antiguas como la AmpereOne, donde el rendimiento se degrada drásticamente debido a la falta de instrucciones intermedias.
La solución definitiva llega con la introducción de la extensión LRCPC (Release Consistency processor consistent) en ARMv8.3. Este nuevo modelo de memoria, diseñado específicamente para soportar la emulación de x86, permite que las cargas de memoria cumplan con las semánticas de ordenamiento requeridas por TSO. Los microbenchmarks muestran que, al detectar esta extensión, el rendimiento de la emulación se alinea con el de las cargas de memoria estándar, resolviendo así la principal barrera de rendimiento en la emulación de x86 en hardware ARM moderno.