IBM ha presentado NanoStack, una nueva arquitectura tridimensional de chips desarrollada sobre un nodo de 0,7 nanómetros (7 ångströms), la primera tecnología del sector por debajo de la barrera del nanómetro. El diseño apila verticalmente dos capas de transistores de tipo nanosheet ligeramente desplazadas, lo que permite concentrar cerca de 100.000 millones de transistores en una superficie similar a la de una uña, aproximadamente el doble de densidad que el nodo de 2 nanómetros mostrado por la propia IBM en 2021.
Según las proyecciones de la compañía, NanoStack podría ofrecer hasta un 50 % más de rendimiento que la tecnología de 2 nanómetros con un consumo equivalente, o bien mantener el mismo rendimiento reduciendo el gasto energético hasta un 70 %, dependiendo de cómo cada fabricante configure sus chips. La arquitectura es compatible con CPU, GPU, procesadores para móviles y aceleradores de inteligencia artificial.
Junto con NanoStack, IBM también ha anunciado avances en memoria SRAM, con una reducción superior al 40 % en la altura de sus celdas, lo que facilitaría cachés más grandes para procesadores de IA y computación de alto rendimiento. La tecnológica aclara que la cifra de 0,7 nanómetros no corresponde al tamaño literal de los transistores —cada uno está formado por láminas de silicio de unos 5 nanómetros— sino a una denominación generacional. NanoStack no llegará al mercado en varios años, aunque IBM confía en que sostenga varias generaciones de semiconductores durante la próxima década.