Empaquetado de chips: nuevos desafíos técnicos

La industria de semiconductores enfrenta límites emergentes en el empaquetado avanzado, un cambio que desplaza el foco de la densidad de interconexión hacia la mecánica y el control de procesos. Este hallazgo, discutido en la conferencia iMAPS y confirmado por entrevistas, se produce en un contexto donde el empaquetado se ha vuelto crucial para el rendimiento de sistemas de IA y computación de alto rendimiento (HPC). Problemas como la deformación, fragilidad del vidrio, bajo rendimiento de los enlaces híbridos y limitaciones del sustrato están complicando la escalabilidad. Sandeep Razdan de NVIDIA enfatiza que la arquitectura del sistema, no solo la potencia de cálculo, es ahora el principal impulsor del rendimiento. La deformación, en particular, es un problema subyacente que afecta la alineación y el rendimiento, y el uso de vidrio, aunque ofrece estabilidad y compatibilidad térmica con el silicio, introduce fragilidad y nuevos modos de fallo. La creciente complejidad de los empaquetados, con múltiples capas de materiales con diferentes propiedades térmicas y mecánicas, está generando desafíos significativos en la fabricación a escala, llevando a una reevaluación de las estrategias de empaquetado y a una mayor atención a soluciones a nivel de panel.