El artículo detalla el proceso técnico para depurar el procesador RISC-V, denominado Fast Lightweight Peripheral Processor (FLPR) o VPR, integrado en el chip nRF54LM20 de Nordic Semiconductor. A diferencia de los núcleos de aplicación basados en Cortex-M, el FLPR requiere una configuración específica de herramientas para su conexión con el depurador GDB, ya que los proveedores de silicio no siempre ofrecen herramientas nativas de alto nivel para este núcleo específico.
El texto explica cómo utilizar el sistema de gestión de proyectos Zephyr (west) para construir y depurar aplicaciones distribuidas entre el núcleo de aplicación y el FLPR mediante el uso de dominios y la bandera --domain. Se muestra cómo configurar los archivos runners.yaml y los archivos CMake de soporte de placa para definir los parámetros de J-Link, como el dispositivo específico (nRF54LM20A_RV32) y la velocidad de conexión. Además, se analiza la arquitectura de depuración a través de los puertos de acceso (AP) definidos en la hoja de datos del chip, donde el puerto 0 corresponde al núcleo CM33 y el puerto 1 al FLPR. El autor ilustra cómo J-LinkGDBServer identifica automáticamente la arquitectura RISC-V detrás del puerto de depuración (DAP) y asigna los puertos de acceso (AHB-AP) correspondientes, permitiendo al ingeniero seleccionar manualmente qué núcleo desea inspeccionar en tiempo real.