protocol_standard · 17 menciones
Un nuevo estudio publicado en arXiv presenta BITCOS, una técnica de almacenamiento adaptativa a la distribución que permite a los Modelos de Lenguaje Grandes (LLM) ternarios superar el límite teórico de 1.58 bits por peso. A diferencia del formato estándar de empaquetado de cinco pesos ternarios por
Un nuevo algoritmo de Quicksort vectorizado permite acelerar el ordenamiento de datos en bases de datos columnares mediante instrucciones SIMD portables. A diferencia de las implementaciones anteriores, esta solución es compatible con seis conjuntos de instrucciones en tres arquitecturas, incluyendo
El proyecto Stockfish ha presentado la versión 19 de su motor de ajedrez open source, disponible de forma gratuita en su web oficial y compatible con cualquier interfaz gráfica. Frente a Stockfish 18, la nueva versión mejora el rendimiento hasta 44 puntos Elo y multiplica por más de tres los emparej
El investigador Daniel Lemire presenta una rutina en C# capaz de parsear direcciones IPv4 —como 192.168.0.1— unas tres veces más rápido que la función IPAddress.TryParse incluida en la biblioteca estándar de .NET. La clave está en aprovechar las instrucciones SIMD AVX-512, disponibles en procesadore
El lenguaje Odin incorpora un sistema de plantillas de ensamblador en línea (inline asm) diseñado como entidades llamables que se instancian en el lugar de cada llamada, comportándose como intrínsecos. Por ahora, la implementación solo cubre objetivos amd64 (windows_amd64, linux_amd64 y darwin_amd64
En 1997 Intel presentó las extensiones MMX (MultiMedia eXtensions) junto al procesador Pentium MMX, un conjunto de 57 instrucciones adicionales pensadas para acelerar gráficos, procesamiento de audio, vídeo y software de módem. MMX no inventó el modelo SIMD (Single Instruction, Multiple Data), pero
La alineación de los accesos a memoria influye de forma directa en el rendimiento de cualquier forma de vectorización SIMD, ya sea automática o explícita. Un acceso se considera alineado cuando su dirección es múltiplo del tamaño del acceso (por ejemplo, 64 bytes para un vector de 16 enteros de 4 by
La división y el módulo enteros suelen ser operaciones costosas en los procesadores modernos, con latencias elevadas y un rendimiento modesto, mientras que la división en coma flotante es más rápida, tiene mayor throughput y suele disponer de más unidades de ejecución. El artículo demuestra que, par
El Unified Transport Layout (UTL) de FastLanes es un esquema de organización de datos en memoria concebido para que la decodificación y codificación delta —operación secuencial por naturaleza— pueda ejecutarse de forma masivamente paralela aprovechando registros SIMD. El artículo explica, paso a pas
La descodificación de Huffman es, por naturaleza, una operación secuencial. Para extraer paralelismo, las técnicas habituales recurren a dividir la entrada en varios flujos independientes, intercalar los bits de muchos flujos lógicos en uno solo (como hace GDeflate en GPUs), o descodificar de forma
Este artículo técnico explora dos optimizaciones SIMD para la decodificación de enteros codificados en formato zigzag, descubiertas durante el trabajo del autor en la decodificación de vértices con AVX-512 en la biblioteca meshoptimizer. El zigzag es una técnica que mapea enteros con signo a valores
Un hilo de discusión en Hacker News reaviva el debate sobre si los modelos de lenguaje locales ya están listos para reemplazar a asistentes comerciales como Claude o GPT como herramienta principal de programación. Varios usuarios comparten sus configuraciones y resultados, con conclusiones dispares.
Recompilar código Go con niveles de microarquitectura más altos puede recortar hasta un 43% el tiempo de ejecución en operaciones intensivas, sin tocar una sola línea de código fuente, según un análisis publicado por el investigador Daniel Lemire, profesor de la Universidad de Quebec y reconocido ex
La suite de pruebas SPEC CPU2026 ha sido lanzada oficialmente por la organización SPEC, consolidando su estatus como estándar de la industria para evaluar el rendimiento de procesadores. Esta actualización introduce 52 cargas de trabajo, un incremento respecto a las 43 disponibles en la versión de 2
C++26 incluye std::simd (P1928), una biblioteca de abstracción SIMD portable que permite escribir código SIMD una vez y compilarlo para diferentes arquitecturas como AVX2, AVX-512, NEON y SVE. El proyecto fue iniciativa de Matthias Kretz, investigador del centro alemán GSI, quien desarrolló la bibli
Este artículo de Chips and Cheese evalúa Geekbench 6, una suite de benchmarks diseñada para pruebas de rendimiento en sistemas modernos, comparándola con el estándar de la industria SPEC CPU2017. Geekbench, a diferencia de SPEC CPU2017 que se distribuye en código fuente, se entrega en formato binari
